


Prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
23 Febbraio 2022

Si consideri una tecnologia CMOS i cui *gate* devono avere tempi di salita e discesa simmetrici. Si vuole utilizzare la metodologia del *logical effort* per determinare il tempo di attraversamento di una serie di *gate logici* e trovare i dimensionamenti ottimi che ne consentono la minimizzazione tenendo in considerazione la presenza di interconnessioni tra un gate e l'altro.



1. Dato il circuito dove per il momento si assume G1 e G2 due generici *gate* logici, si richiede di scrivere l'espressione per il ritardo dal nodo IN al nodo A in funzione dei parametri tipici della metodologia del *logical effort*. Per fare questo assumi che, *i*) l'interconnessione possa essere approssimata da una rete a parametri concentrati a pi-greco ad 1 cella e *ii*) si utilizzi il metodo di Elmore per calcolare il ritardo t_{IN-A} per un'escursione del segnale al 90%.

Si consiglia di scrivere il ritardo nella forma $t_{IN-A} = t_{p0} [g_1 (h_1 + h_{W1}) + p_1 + p_{W1}]$ dove i coefficienti g_1 , h_1 e p_1 , in accordo con la metodologia del *logical effort*, sono definiti come $g_1 = R_{t1}C_{t1}/t_{p0}$, $h_1 = C_{t2}/C_{t1}$ e $p_1 = R_{t1}C_{p1}/t_{p0}$ (con C_{ti} la capacità di ingresso di un generico *gate* logico e R_{ti} la resistenza di uscita del generico *gate* considerando già un'escursione del segnale al 90%) mentre h_{W1} e p_{W1} sono termini introdotti dalla presenza dell'interconnessione.

2. Si scriva l'espressione della condizione che minimizza il ritardo dal nodo IN al nodo OUT assumendo che i parametri delle interconnessioni non possano essere modificati dalla procedura di minimizzazione. In particolare si riporti l'espressione per il dimensionamento del *gate* generico G2 in termini di capacità di ingresso del *gate* stesso.

3. Calcolare la capacità di ingresso del gate G2 che minimizza il ritardo come ricavato al punto 2). Si considerino ora i *gate* G1 e G2 come un *gate* NAND₂ e NOR₃ rispettivamente. Sono noti i seguenti parametri: le interconnessioni hanno una resistenza per unità di lunghezza $r = 28 \Omega/\mu\text{m}$ e capacità per unità di lunghezza $c = 0.45 \text{ fF}/\mu\text{m}$. La lunghezza della prima interconnessione è di $40\mu\text{m}$, mentre la seconda è di $80\mu\text{m}$. Vengono inoltre forniti: *i)* il ritardo caratteristico della tecnologia $t_{p0} = 20\text{ps}$; e *ii)* la capacità di ingresso di un transistor a dimensionamento minimo (quindi con $W = L = L_{\text{min}}$) $C_{M1} = 2.5\text{fF}$. La conducibilità intrinseca dei transistori nMOS é pari a $\beta'_n = 300 \mu\text{A}/\text{V}^2$ mentre quella dei transistori pMOS vale $\beta'_p = 150 \mu\text{A}/\text{V}^2$. Il gate NAND₂ ha un dimensionamento della rete di *pull-up* pari a $S_{p,NAND} = 2 \beta'_n/\beta'_p$. $C_L = 500\text{fF}$.